DIALOG(R) File 347: JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

01845812 \*\*Image available\*\*
TTL CIRCUIT

PUB. NO.: 61-059912 A]

PUBLISHED: March 27, 1986 (19860327)

INVENTOR(s): YASUDA YASUSHI

OBA OSAMU TAWARA AKINORI ENOMOTO HIROSHI KUMAGAI MASAO

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 59-180640 [JP 84180640] FILED: August 31, 1984 (19840831)

INTL CLASS: [4] H03K-019/088

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)


JOURNAL: Section: E, Section No. 425, Vol. 10, No. 224, Pg. 60, August

05, 1986 (19860805)

#### ABSTRACT

PURPOSE: To attain wired logical operation by providing a transistor (TR) cut ting off an off-buffer (TR) of other TTL circuit when an output of one TTL circuit is at a low level.

CONSTITUTION: When an output OUT(sub 2) of one TTL circuit is at a low level and an input IN(sub 1) of the other TTL circuit is at a low level, a TRQ(sub 1) is conductive a base current of a TRQ(sub 2)' is pulled down to the low level, the TRQ(sub 2)' is turned off, both TRs Q(sub 12) and Q(sub 3) are cut off and the base potential of the TRs Q(sub 4), Q(sub 13) is at a high level. Thus, a switching TRQ(sub 13) cutting off the pull-up TRQ(sub 4) is turned on, a base and an emitter of the TRQ(sub 4) are short-circuited to bypass the base current. Thus, even if the output OUT(sub 1) is at a high level and the OUT(sub 2) is at a low level, a large current flowing from a power supply VCC to the output OUT(sub 1) is prevented to attain the wired logic operation.



. . . . 4 

DIALOG(R) File 351: Derwent WPI (c) 2000 Derwent Info Ltd. All rts. reserv.

004618211

WPI Acc No: 1986-121555/198619

TTL circuit including totem-pole output - has pull-up transistor cutting switch closed according to voltage between controller and output terminal NoAbstract Dwg 7/7

Patent Assignee: FUJITSU LTD (FUIT )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 61059912 A 19860327 JP 84180640 A 19840831 198619 B

Priority Applications (No Type Date): JP 84180640 A 19840831

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 61059912 A 4

Title Terms: TTL; CIRCUIT; TOTEM; POLE; OUTPUT; PULL; UP; TRANSISTOR; CUT; SWITCH; CLOSE; ACCORD; VOLTAGE; CONTROL; OUTPUT; TERMINAL; NOABSTRACT

Derwent Class: U13; U21

International Patent Class (Additional): H03K-019/08

File Segment: EPI

Manual Codes (EPI/S-X): U13-C01; U21-C01A

				•
		÷		

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2000 EPO. All rts. reserv.

5475970

Basic Patent (No, Kind, Date): JP 61059912 A2 860327 <No. of Patents: 001>

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 61059912 A2 860327 JP 84180640 A 840831 (BASIC)

Priority Data (No, Kind, Date): JP 84180640 A 840831

PATENT FAMILY:

JAPAN (JP)

Patent (No, Kind, Date): JP 61059912 A2 860327

TTL CIRCUIT (English)

Patent Assignee: FUJITSU LTD

Author (Inventor): YASUDA YASUSHI; OBA OSAMU; TAWARA AKINORI; ENOMOTO

HIROSHI; KUMAGAI MASAO

Priority (No, Kind, Date): JP 84180640 A 840831 Applic (No, Kind, Date): JP 84180640 A 840831

IPC: \* H03K-019/088

Derwent WPI Acc No: \* G 86-121555 JAPIO Reference No: \* 100224E000060

Language of Document: Japanese

		./

# <sup>®</sup> 公開特許公報(A)

昭61-59912

@Int\_CI\_4

識別記号

庁内整理番号

每公開 昭和61年(1986)3月27日

H 03 K 19/088

8326-51

審査請求 未請求 発明の数 1 (全9頁)

母発明の名称 TTL回路.

②特 頭 昭59-180640

❷出 顋 昭59(1984)8月31日

砂発 明 者 田 川崎市中原区上小田中1015番地 富士通株式会社内 砂発 明 者 大 幕 収 川崎市中原区上小田中1015番地 富士通株式会社内 69発明者 田原 昭 紀 川崎市中原区上小田中1015番地 富士通株式会社内 仍免 明 者 川崎市中原区上小田中1015番地 富士通株式会社内 復 本 宏 仍発 明 者 熊 谷 正 雄 川崎市中原区上小田中1015番地 富士通株式会社内 ⑪出 顋 人 富士通株式会社 川崎市中原区上小田中1015番地 39代 理 人 弁理士 青 木 外3名

91 **in 4** 

#### 1. 発明の名称

TTL回路

## 2. 特許請求の範囲

1. インペータトラングスタとアルアップ用トランジスタとを有するトーテムボール形出力回路部、該インパータトランジスタと該アルアップ用トランジスタに互に逆相の駆動信号を供給する位相反転回路部、該インペータトランジスタと時間相で動作する制御回路部、および該制側回路部の出力と出力備予問の電圧に応じて導通し該アルアップ用トランジスタを力ットオフするスイッチングトランジスタを具備することを特徴とするTTL回路。

2. 欧スイッチングトランジスタははアルアップ用トランジスタよりも遅延して導通することを特徴とする特許請求の範囲第1項に配数のTTL回路。

3. 該位相反転回路部はマルチエミッタトラン ソスタであってそのコレクタ出力によって紋プル アップトランジスタを駆動し、第1のエミッタ出力によって数インペータトランジスタを駆動し、 第2のエミッタ出力によって数制御トランジスタ を駆動し、第2のインペータトランジスタのコレ クタ出力によって放スイッチングトランジスタを 駆動するととを特徴とする特許決の範囲第1項 または第2項に記載のTTL回路。

4. 放位相反転回路部は第1のトランジスタか よび第1のダイオードを有し、放第1のダイオー ドのアノードによって放プルアップ用トランジス タを駆動し放第1のトランジスタのコンクタ出力 によって放スイッチングトランジスタを駆動する ことを特徴とする特許請求の範密部1項また位第 2項に記載のTTL回路。

5. 放位相反転取路部は第1のトランジスタンよび第1のメイオード、第1かよび、第2の容量を有し、放第1のトランジスタのコレクタ出力によって放プルアップ用トランジスタを駆動し、放第1のダイオードのブノードによって放スイッチングトランジスタを駆動することを特象とする特

許請求の範書第1項または第2項化記載の TTL回 株。

6. 放位相反転回路都は略同相で動作する第1 かよび第2のトランツスタを有し、鉄第1のトラ ンツスタのコレクタ出力によって設プルアップト ランツスタを駆動し、鉄第2のトランツスタは刻 仰トランジスタとしても動作しエミッタ出力によって鉄インペータトランツスタを駆動するととも にコレクタ出力により鉄スイッチングトランジスタを駆動することを特象とする特許線で配置第 1 項または第2項に配数のTTL回路。

## 3. 発男の辞組な説明

( 産業上の利用分野 )

本発明は、TTL回路に関し、特化オフパッファ 四路を有するいわゆるトーテムボール型出力回路 を偏えかつワイヤード輪運動作を可能としたTTL 回路に関する。

#### (従来の推御)

第6回は、従来形のTTL関係の1例を示す。何 図の関係は、入力トランジスタQ』、位相反転回

ととろで、第6数に示すTTL個略にかいて、ワ イヤード航車動作を行なりためその出力 OUT」を 他の同様の TTL 四路の出力 OUT。と接続した場合を 考える。との場合、2つの出力OUT。およびOUT。 が共化高レベルまたは低レベルの場合は問題はな いが、一方の出力例えば OUT」が高レベルであって、 他方の出力 OUT。が低レベルの場合、すなわちトラ ンジスタQ』がオン状態でありかつ他の ITL回路 のインパータトランジスタQil がオンである場合 化は、電像 Vecから抵抗 B4 、トランツスタ Q4、 メイオードD」、各出力端子 OUT』、OUT』、かよ びトランジスタ Qa'の経路で大電旋が使れるため ワイヤード論理動作を行なわせることが不可能と なる。ナなわち、との場合に使れる電流はいわゆ る『OS、すなわちTTL固路にかいて出力が高レベ ルの状態で出力増子を坦施した場合の電流、に相 当する大電流となり、各出力トランジスタの破壊 を生じ、あるいは出力雄子の電圧が不安定を状態 となる等の不都合がもった。

第7凶は、従来形のTTL回路の他の例を示す。

路用トランジスをQ1、インペータトランジスタ Q1、アルアップ用トランジスをすなわちオフパ ッフットランジスをQ4、ダイネードロ1、から び添抗B1、B1、B1、B1、B4を備えている。

賞6 図の回路にかいて、入力端子 IN, が低レベ ルの場合は、トランジスチQ」がオンとなってト ランジスチQ1 のペース気圧を低レベルに引き下 **だる。これにより、トランジスタQ: がカットオ** プレ、エミッタ電圧が低レベルかつコレクタ電圧 が高レベルとなる。したがって、トランリスタQ: がカットオフ、トランジスタQ4 がオンとなって 出力端子OUTiが高レベルとなる。また、逆に入力 増子 IN:が高レベルの場合はトランジスタQ」が カットオフしトランジスタQ。のペース電流が包 媒 Vccから蚯抗 Ri、トランジスタQi のペースコ レクタ間回路を介して供給され越トランツスsQ。 がオンとなる。とれにより、トランジスメQ。が オン、トランジスタQ。がオフとなって出力QUT; の電位が低レベルとなる。とのようにして、故る 図の画路はインパータとして動作する。

問題の団路は、いわゆる低得受電力型の TTL回路 であって、トランジスタ  $Q_1$  ,  $Q_4$  …,  $Q_{14}$  、  $\ell$  イオード  $D_4$  かよび抵抗  $R_1$  ,  $R_4$  , … ,  $R_{14}$  等 によって構成される。

第7回の貿略において、入力端子 IN1の電位が 低レベルの場合はダイオードD』を介してトラン ソスタQ+ のペース電位が低レベルに引き下げら れ鉄トランジスタリアがオフとなる。したがって、 トランジスタQia、Qia が共化せて、トランジス メQ。およびQ。が共化オンとなって出力端子 OUT;が高レベルとなる。とれに対して入力増子 INiが高レベルの場合はトランジスタQ。がオン となってトランジスメリャ のペース電位を高レベ ルに引き上げる。したがって、放トランジスタQ1 がオンとなりトランジュタ Q to がオン、かつトラ ンジスまり、およびり、が共化オフとなって出力 増子OUT, が低レベルとなる。なね、メイオード D: は入力増子INの電位が高レベルから低レベ ルに変化した場合にトランジスチ Q y のペース包 荷を急速に放電させるものであり、トランジスタ

Q。は入力増子 IN1の電位が低レベルから高レベルに変化した場合化オンとなってトランジスを Q1のペース電位を急速化高レベルに引き上げる動作を行なうものである。また、トランジスを Q1i は、入力増子 IN1の電位が高レベルから低レベルに変化する時にインバーをトランジスを Q1e のペース 電荷を急速化放電するためのものである。

第7図に示すTTL回路にかいても、その出力増 子OUT」を他のTTL回路の出力増子OUT」と接続し てワイヤード論理動作を行えり場合には前述と同様の不都合が生ずる。するわち、例えば、トラン ジスタQ。およびQ。が共にオン状態でありかつ 他のTTL回路のインペータトランジスタQ」。「がオ ンである場合には電像 Vcc から抵抗 R。、トラン ジスタQ。,Q。、各出力増子OUT; ,OUT。、かよ びトランジスタQ」。「を介して大電像が使れる。

以上のように、従来形のオフペッファ回路を有 する TTL回路 にかいてはワイヤード論理動作を行 なわせることが不可能であった。

尚、上記制存函路部を展動する服動信号は、位 相反転回路部及び出力回路部から供給される。

#### (作用)

上述のようた構成を用いることにより、出力値子が互いに接続された複数のTTL回路の1つの出力が低レベルである場合には他のTTL回路のオフパッファトランジスタがカットオフするように動作し、以ってワイヤード範駆動作が実現されると共に出力トランジスタに大電視が使れることが防止される。

# (実施例)

以下、図面により本発明の実施例を設明する。 第2図は、本発明の1 実施例に係わる TTL 回路 を示すものであって、前述の第6図の従来形の回 路を改良したものである。第2回の回路は、第6 図の回路における位相反転用トランジスタ Q i を マルナエミッタトランジスタ Q i と 像を換えさら にトランジスタ Q i a 、 Q i a 、 なが ピイオード D 。 低抗 R i a 、 R i a ・ R i a を 直加したものである。マ ルナエミッタトランジスタ Q i の一つのエミッタ (発明が解決しようとする問題点)

本発明は、前述の従来形における問題点に無み、 オフペッファ国路を有するTTL回路において、所 定の条件で放オフペッファ回路のトランジスタ をカットオフするためのトランジスタを設けると いう 想に書き、オフペッファ回路の特徴である 高速性を維持しつつワイヤード油理動作を可能と するととを目的とする。

### (問題点を解決するための手段)

本発明によれば、第1節にその構成を示すよう にインペータトランジスタとプルアップ用トラン ジスタとを有するトーチムペール形出力回答部、 鉄インペータトランジスタと飲プルアップ用トラ ンジスタに互に逆相の駆動信号を供給する位相反 転回路部、数インペータトランジスタと略問相で 動作する制御回路部、および飲何御回路部の出力 と出力増予関の蟹圧に応じて導通し抜プルアップト ランジスタをカットオフするスイッナングト ランジスタを表情することを特徴とするTTL回路 が提供される。

は抵抗 R a を介して築地されると共化インパータトランジスタ Q a のペース 化接破されている。マルテエミッタトランジスタ Q a o の他のエミッタは 抵抗 R i a を介して接地される。トランジスタ Q i a のペース 化接続されている。トランジスタ Q i a のエミッタは抵抗 R i a を介して 扱地され、コレクタはトランジスタ Q i a の でース かまびがく オード D a のカソードは出力 唱子 OUT a に接続されている。トランジスタ Q i a のコレクタかよびエミッタは それぞれオフパッファ用トランジスタ Q a のペース かよびエミッタ に接続されている。オフペッファ 用トランジスタ Q a のペースは前述のマルチエミッタトランジスタ Q a のコレクタ に接続されている。

第2回の tru回路にかいては、入力線子 INiの 電位が低レベルにある場合は、トランジスタ Qi がオンしてマルテエミッタトランジスタ Qi'のペ ース電位は低レベルとなり、トランジスタ Qi'が カットオフまた、トランジスタQ。 かよびトランジスタQis のペース低位も低レベルとなって、トランジスタQs 、Qis は共化カットオフしている。トランジスタQs'、Qisが共化カットオフしているので、トランジスタQ。、Qis も共化カットオフ状態となっている。

次に入力増子 IN: の電位が低レベルから高レベルに変化するとトランジスタQ! がカットオフし 位張 Vcc から返抗は! かよびトランジスタQ! の ペースコレクタ間回路を介してマルチエミッタトランジスタQ! がオンとなり各エミッタ はり、 放 トランジスタQ! がオンとなり各エミッよびQ。 が共にオンと なる。また、この時でルチェミッタトランジスタQ! のコレクタ電位が低い マベルとなりトランジスタQ! がカットオフナ にした シンジスタQ! の カットオフナる。 したがって、出力増子 OUT! の電位は低レベルとなる。

れている場合には、双方のITL回路の出力が共に 高レベルあるいは共に低レベルであれば共通の出 力端子 OUTの電位がそれぞれ高レベルあるいは低 レベルとなることは明らかである。

次化、入力烙子 IN1の電位が低レベルであって 他の TTL回路のインパータトランジスタ Qa'がオ ンすなわち出力増子 OUT。が低レベルの場合の動 作を考察する。との福合化は前述のようにマルチ エミッチトランジスタ91'がオフとなっておりト ランジスタQis かよびQ』が共化カットオフ、か つトランジスタQ。かよびトランジスタQ;; のべ ース電位が高レベルとなっている。とのため、プ ルアップ用トランジスタQ。 をカットオフするス イッチングトランジスタ Qia がオンとなりトラン ジスタ Q』 のペースエミッタ間を短絡しペース電 角をパイパスずる。これにより、出力端子 OUT」 の包位が低レベルに保たれると共に世界Vccから出 力端子 OUT』に大電流が貫れることが防止される。 とのようにして、第2回の TTL回路はワイヤード論 理動作士なわちワイヤードアンド動作を行なりと

これに対して、入力増予INiが高レベルから低レベルに変化する場合はトランツスをQiがオンとなりトランツスをQi'のペース監位が低いペルに引き下げられてはトランツスをQi'がカットオフする。これにより、マルテエミックトランツスをQi'の各ユミックの塩位が低レベルとなりトランツスをQi'のコレクを電位に高レベルとなるからトランツスをQi'のコレクを電位が、すなわら出力増予OUTiの電位は急慢に高レベルとなる。次をQi のコレクタ電位には使して高レベルとなるので、トランツスをQiiがオンとなり、トランツスをQi のコレクタではがレベルとなるので、トランツスをQiiがオンとなり、トランツスをQiiがオンとなり、トランツスをQiiがオンとなり、トランツスをQiiがオンとなり、トランツスをQi をカットオフする。

たか、トランソスタQ; が完全にカットオフ状態になれば、トランジスタQ; もカットオフ状態となる。

ところで、第2図のTTL回路の出力端子OUT。 が他のTTL回路の出力端子OUT。の出力と登続さ

とが可能となる。

第3図は、本発明の他の実施例に係わるTTL回 路を示すものであって前述の知6図の従来形の回 路を改良したものである。

第3 図の回路は第6 図の回路における位相反転用トラングスタQ: のコレクタ側にレベルシフトダイオードD, を追加し、さらにトランジスタQ: および抵抗B: を追加したものである。

レベルシフトダイオードD, のカソードは位相 反転用トランシスタQ。のコレクタかよびスイッ ナンタトランシスタQioのベースに接続されると 共に延抗 Bioを介して、 電源 Voc 化接続されてい る。レベルシブトダイオードD, のアノードはプ ルアップトランシスタQioのベースかよびスイッ ナンダトランシスタQioのコレクタに接続されてい を共に抵抗 Bioを介して電源 Voc 化接続されてい る、スイッチングトランシスタQioのエミッタは プルアップトランシスタQioのエミッタかよびダ イオードDiのアノードに接続されている。

第3回の TTL回路にかいては入力端子 IN: の車

位が低レベルである場合にはダイオードロ。がオンとなりトランジスタQ。のペースほ位が低レベルであり放トランジスタQ。がカットオフしている。これによりトランジスタQ。のエミッタ電位も低レベルとなって、トランジスタQ。はカットオフしている。またこのときトランジスタQ。のコレクタ電位かよびダイオードロッのアノード電位は高レベルとなっているがトランジスタQ。がカットオフのため、出力増子OUTには高レベルとなっているのでトランジスタQ。かよびトランジスタQ。は大にカットオフ状理となっている。

次に入力端子 INiの電位が低レベルから高レベルに変化した場合は、ダイオード D。がオフとなり電源 Vccから抵抗 Ri を介してトランジスタQ:のベースに電流が流れる。これにより紋トランジスタ Q:のベース電位も高レベルとなってトランジスタ Q:のコレクダ電位が低レベルとなり、同時にダイオード Dァのアノード電位も低レベルとなってトランジスタ

**化カットオフとなる。** 

次に第5回のTTL回路の出力増子OUT」を他の TTL回路の出力端子OUT。と接続してワイヤード 絵理動作を行なわせる場合につき説明する。再出 力類子 OUT 、 OUT 。 の配位が同じ場合には共通の 出力増子OUTの電位もこれら各出力増子の電位と 同じになる。入力端子 INiが低レベルすなわち、 出力端子OUT;が高レベルでありかつ出力端子 OUT。が低レベルである場合には前述のようにプ ルアップ用トランジスタQ。 およびスイッチング トランジスタQiz の各ペース電位は高レベルとな っている。したがって出力増子OUT。の低レベル により、メイオードロ: がオンとたり、トランツ スタQ。 およびトランジスタQiz の各エミッタ値 位が低レベルとなる。このとき、トランジスタQ。、 およびトランジスタ Qia が共化オンしようとする が、トランジスチQロ のオンがトランジスチQL のペースエミッタ間を姫路するのではトランジス タQ4 はカットオフして、トランジスタQ13 がオ ンとなる。このようにして、出力超子OUTの電位

Q。ひよびトランジスタQia 柱共化カットオフする。したがって出力烙子 OUT。の退位は低レベルとなる。

トランジスタQg が完全にカットオフとなれば トランジスタQg 、かよびトランジスタQg は共

が低レベルに維持され、かつ電源 Vec から出力機子 OUT: にトランジスタQ。のオンによる大電流が使れるととを防止できる。

第4 図は本発明の他の契約例に係わる TTL回路 を示すものであって前述の第6 図の従来形の回路 を改良したものである。

第4回の回路は第6回の回路にかける位相反転 用トランジスタQ』のコレクタ側にダイオード D』を追加しさらにトランジスタQ13かよび抵抗 R13、容量C1 、C2 を追加したものである。

メイオードD。のカソードは位相反転用トランリスをQ。のコレクをかよびプルアップ用トランリスをQ。のペース、さらにスイッチングトランリスをQiaのコレクをに接続されると共に抵抗R。を介して電像Vccに接続されている。メイオードD。のアノードはスイッチングトランジスをQiaのペースに接続されている。スイッテングトランジスをQiaのエミッタはプルアップ用トランジスをQiaのエミッタなよびダイオードDiのアノスをQiaのエミッタなよびダイオードDiのアノ

ード化板焼されている。容盘で、は位相反転用トランジスチのコレクチ化扱続された浮遊客並及び な図的に挿入する容量である。また容量で、はスイッチングトランジスタQ11のペース化扱続され た浮遊容量及び意図的に挿入する容量である。

前4 図のTTL回格にかいては入力帽子 in,の電位が低レベルである場合にはダイオードD。がオンとなりトランツスタQ。のペース観位が低レベルであり、放トランツスタQ。がカットオフしている。これによりトランツスタQ。のエミッタ電位も低レベルとなってトランツスタQ。はカットオフしている。またこのときトランツスタQ。のコレクタ似位かよびダイオードD。のTノード電位は高レベルとなっているがトランツスタQ。のカットオフのため、トランツスタQ。かよびトランツスタQii は共にカットオフ状態となっている。次に入力増子 ini の電位が低レベルから高レベル

ルに変化した場合はダイオードD。がオフとなり、電源から抵抗R:を介してトランジスタQ:のペースに電流が飛れるとればより試トランジスタQ:

タ電位よりも通く高レベルとなるよう代時定数を 選んでおくことにより、トランジスタ Q a がオン となり、トランジスタ Q i a はカットオフしている。 トランジスタ Q a がオンとなることでトランジス タ Q a のコレクタ電位すなわち出力端子 OUT; の 電位は急峻に高レベルとなる。

トランジスタQ。が完全にカットポフとなれば トランジスタQ4 、かよびトランジスタQ12 仕共 にカットオフとなる。

次に第4図のTTL回路の出力増子OUT。を他のTTL回路の出力増子OUT。と接続して、ワイヤード論理動作を行なわせる場合につき説明する。

両出力粒子OUT」、QUT:の電位が共に同じ場合には共通の出力増子OUTの電位も、とれら各出力端子の電位と同じになる。入力増子IN」が低レベルすなわち出力増子OUT」が高レベルでありかつ出力端子OUT。が低レベルである場合には、前述のようにアルアップ用トランジスをQi かとびスイッチングトランジスをQii の各ペース電位は高レベルとなっている。したがって出力増子OUT。

がオンとなり、トランツスタQ。のペース電位も高レベルとなって数トランツスタQ。もオンとなる。またこ とをトランツスタQ。のコレタタ、低 、位が低レベルとなり、同時にダイオードD。のアノード電位も低レベルとなってトランジスタQ。 シよびトランツスタQis は共化カットオフする。 したがって出力婦子 OUT; の電位は低レベルとなる。

これに対して入力増子 IN:が高レベルから低レベルに変化した場合にはダイオード D。がオンとなりトランジスタQ。のペースが低レベルに引き下げられて、放トランジスタQ。がカットオフする。これによりトランジスタQ。のエミッタ電位が低レベルとなり、ドランジスタQ。がカットオフする。

またトランジスタQ: のコレクタ電位はR: , C: の時定数により高レベルとなり、同時にダイ オードロ: のアノード電位はR: , C: の時定数 によって高レベルになる。このとをダイオード D: のアノード電位はトランジスタQ: のコレク

の低レベルによりダイオードD:がオンとをり、トランリスタQ。かよびトランリスタQis の各エミッタ電位が低レベルとなる。このときトランリスタQis が共にオンしょうとするがトランリスタQii が共にオンリスタQ。のペースエミッタ間を短略するので放トランリスタQ。のペースエミッタ間を短略するので放トランリスタQii がオンとなる。このようにして出力端子OUTの電位が低レベルに維持され、かつ電源Vcc から出力端子OUT。にトランリスタQ。のオンによる大電液の扱れることを防止できる。

第5回は、本発明の他の実的例に係わるTTL回路を示す。同図のTTL回路は第7回の従来形のTTL回路を改良したものであり、第7回の回路にさらにトランジスタQ13、メイオードD4、D5 を追加したものである。第5回の回路にかいては、オフペッファ回路のトランジスタQ2のペースはメイオードD4を介してトランジスタQ2のコレクタによって駆動される。また、トランジスタQ1のコレクタは新たに設けたトランジスタQ1のコレクタは新たに設けたトランジスタQ1 のペースに接続され、はトランジスタ Qis のコレ クタはトランジスタ Qi のペースに接続され、エ ミッタはダイオーヤ De!を介して出力端子 OUT; に接続されている。

第5図のTTL回鉛にかいて、入力増子 INi の質 位が、低レベルにある場合には、トランジスタ Q。 かよびQ,が共化オフとなり、トランジスタ Qio もオフとなっている。またトランジスタQio がカットオフしているので、トランジスタQio Qio は共にカットオフ状態となっている。

次に入力増子 IN1の電位が低レベルから高レベルに変化すると、トランジスタQ。がカットオフナるので、電源 Vccから抵抗 R。を介してトランジスタQ。のベースに覚視が使れる。とれたより鉄トランジスタQ。がオンし、かつトランジスタQ,もオンとなり、Q,のエミッタ電位が高レベルとなって、トランジスタQ。のコレクタ電位は共に低レベルであるので、トランジスタQ。,Q。、Q15は共化カットオフとなる。したがって

ところで第5回のTTL回路の出力増子OUT:を 他のTTL回路の出力増子OUT:と接続して、ワイヤード論理動作を行なわせる場合、双方のTTL回 路の出力が共に高レベル、あるいは共に低レベルであれば、共通の出力増子OUTの電位がそれぞれ 馬レベル、あるいは低レベルとなることは明らかである。

次に入力増子 IN: の電位が低レベルであり、他のTTL回路のインパータトランジスタ Qie'がオンナなわち出力増子 OUT: が低レベルの場合について考察する。

この場合、前述のようにオフパッファ回路のトランジスタQ。のペース型位は高レベルである。したがって、オフパッファ回路の各トランジスタQ。,Q。が共化オン状態化移行せんとするがこの時トランジスタQ」。のペース電位も高レベルにあるため、はトランジスタQ」がオンとなりトランジスタQ。のペース製造をパイパスするためはトランジスタQ。かよびQ。はカットオフされるととになる。これにより出力場子のUTの単位が低

出力増子OUT。O単位は低レベルとなる。

とれに対して、入力増子 INiが高レベルから低レベルに変化する場合は、トランジスタQ。がオンとなり、トランジスタQ。のベース観位が低レベル化引き下げられて、数トランジスタQ。がカットオフ し、かつまた、トランジスタQ。もカットオフする。とればより数トランジスタQャのエジッタ電位が低レベルとなり、トランジスタQ。のコレクタ電位は高レベルとなり出力増子 OUT」の電位を高レベルに引き上げる。

次化トランジスタQ, のコンタタ電位が前記トランジスタQ。のコンタタ電位の立ち上がりよりも若干連れて高レベルとなり、トランジスタQ; ,Q, をカットオフする。

尚、トランジスタQioが完全にカットオフ状態 となれば、トランジスタQioもカットオフ状態と なる。

レベルに維持されかつ電源 V<sub>cc</sub>から出力端子 OUT: 化大電流が低れることが防止される。

#### (発明の効果)

以上のように、本発明によれば、複数のTTL回路の出力を互に接続して動作させた場合、1つのTTL回路の出力が低レベルであれば例え他のTTL回路の出力が低レベルになるべき状態にあっても被TTL回路のオフパッファ用トランジスタがカットオフされる。したがって、オフパッファ回路を有するにも係わらずワイヤード論理動作が可能となり、かつ出力トランジスタに大包頭が飛れるととが可止されば似性の高い論理回路を実現することが可能になる。

## 4. 図画の簡単な説明

第1回は本発明の基本様成を示す概念図、成2 図から第5回はそれぞれ本発明の契約例に係わる TTL回路を示す電気回路図、そして第6回かよび 第7回はそれぞれ使来形のTTL回路を示す電気回 路図である。

Q1 , Q2 ... , Q22 , Q2' , Q2' , Q10' : } >


第1図


特許出賦人


京 士 追 株 式 会 社


特許出顧代理人


弁理士 育 木 易 弁理士 西 館 和 之 弁理士 内 田 幸 男














		 · :
	9	